第三章 SUNPLUS 解码伺服一体化方案 DVD 视盘机 第一节 机型简介 DVD-5260PW 机型，整机方案为 SUNPLUS 解码伺服一体化+日立 1200S 光头；采用了高性能伺服解码单芯 片 SPHE8200，使整机性能和数据处理更稳定、更快速。 1、外观特点： 薄仓门、薄机芯、薄机身、薄遥控，经典四薄；内藏式面板按键，高贵典雅。 2、主要功能： 兼容 DVD、MP3、CD-R、HDCD、Kodak Picture CD、JPEG、WMA 等光盘；视频输出有复合视频端子、S 端 子、YUV 色差分量/YUV 逐行分量色差端子、VGA（640×480）输出端子；音频输出有杜比 5.1 声道全解码输 出端子、光纤数码端子、同轴数码端子等；图像的亮度、对比度、色调、饱和度可调节，满足您在不同环 境下对图像观赏的要求。 3、SUNPLUS 单芯片方案与 VIA+AMLOGIC 方案的不同点： 表 3-1-1 VIA+AMLOGIC 方案 三洋 DV-34 光头 VT7206：包含 RF 信号处理、DSP 处理和伺服处理等功能 AML3370：包含解码、系统 CPU 和视频处理等 SUNPLUS 单芯片方案 日立 1200S 光头 SPHE6300A：只有 RF 信号处理功能 SPHE8200A：包含 DSP 处理、伺服处理、解码、系统 CPU 和视频处理等 4、本机电路主要 IC 功能简介： 表 3-1-2 电路板 位号 IC 型号 主要功能 IC101 5L0380R 电流型脉冲宽度调制器 IC102 TL431 精密可控稳压集成电路 电源板 IC103 PC817 光电耦合集成电路 U17 SPHE6300A RF 前置放大 U15 SP5954 四通道伺服驱动集成电路 伺服 部分 U13 SPHE8200A DSP、SSP 处理 U13 SPHE8200A 音视频解码、视频处理和 CPU 等功能 U11/U12 SDRAM 16M×2 同步动态存储器 U14 EN29F040 4M Flash 系统控制软件 U20 DA1196 六通道音频数模转换器 U2/U3/U4 NJM4558 音频运算放大器 U1 74HCU04 六通道反相器 解 码 伺 服 一 体 板 解码 部分 U10 24C02 E 2PROM 储存器 5、整机框图见图 3-1-1 10/14/19 9/15/20 8/16/21 11/13/18 23 22 36 37 35 72 71 70 69 60 58 45 64 83 C B A D E F DPDC/DVDC/CDC DVDB/DVDB/CDB DPDA/DVDA/CDA DPDD/DVDD/CDD CDE CDF DVDMDI CDMDI Q17 Q18 DVDLD DVDLDO CDLD 9 8 7 6 5 4 20 12 16 15 CN12-1 SBADO RFCT RFRP SIPCLK SIPDATA SIPDEN DFCT TEO FEO U17A SPHE6300A 连接激光头 10 95 PUHRF 34 CDLDO 86 RFO 50 TRYOUT 52 TRYIN 53 HOME 19 20 21 U13 186 22 SPHE8200A 182 12 193 13 189 15 190 8 175 7 5 165 SRV-SCLK SRV-SDATA SRV-SDEN SRV-DFCT - TEI SBAD RFRPLP RFRP RFO CN11 5 U20 低通 网络 Y C CVBS R/V G/Y B/U HSYNC 视 频 输 出 SPDIF OUT 数字 音频 输出 U14 FLASH 185 176 168 169 170 171 U10 24C02 音 频 输 出 173 174 FEI VSYNC AU-D1 AU-D2 AU-D3 AU-LRCK AU-BCK AU-XCK 6 7 4 3 2 5 6 7 4 3 2 RMAIN LMAIN RREAR LREAR LFE CENTER U2-4558 U3-4558 U4-4558 DA1196 U1-74HCU04 VFD-STB VFD-DATA VFD-CLK IR-IN I C-DATA 2 I C-CLK 2 SP-DTAT SP-CLK ⑤ ⑥ 156 155 154 153 27 26 至前面 控制板 10 9 7 Q26~Q29 TR- TR+ LOAD- LOAD+ CN1 15 16 14 13 U15 SP5954 M SP+ ① CN12-2 196 195 197 198 203 204 SPDCO SCO TCO FCO 23 5 26 1 VINLD VINSL- VINTK VINFC 17 18 12 11 VOLD+ VOLD- VOSL+ VOSL- VOTK+ VOTK- VOFC+ VOFC- 15 16 14 13 SP- SP+SNSR SLED+ SLED- RAD+ RAD- FOC+ FOC- 5 6 1 2 3 4 M M EEPROM U11/12 SDRAM J5 J2/J3 J2/J4/J7 聚焦线圈 循迹线圈 进给电机 主轴电机 装载电机 进给到位 进仓到位 出仓到位 ② ③ SP+SNSR CEO 14 U17 图3-1-1 第二节 RF 前置放大和信号处理电路 一、电路的组成 由日立 1200S 激光头组件电路和 RF 信号处理器 SPHE6300A(U17)等组成。 二、信号流程 从光盘反射回来的激光束，经光敏接收器件转换成微弱的高频电信号 A、B、C、D，经过电流电压变换 （I/V）后，由光头组件内部的运算放大器相加得到 PUHRF（RF）信号，再通过光头排座 CN12（实物为 CON1） Pin10 和电容 C88 耦合至 RF 信号处理器 SPHE6300A Pin95，经内部衰减、可变增益放大和均衡处理后，RFO 信号从 Pin86 输出至伺服解码处理器 SPHE8200A。 三、RF 信号处理芯片 SPHE6300A 1、凌阳公司简介 RF 信号处理芯片型号为 SPHE6300A，它是台湾凌阳公司(Sunplus Technology Co., Ltd)的产品。凌阳 科技的主要业务为研发、制造、行销高品质及高附加价值的消费性集成电路(IC) 产品，将通讯及多媒体技 术商品化，使人们享受高科技带来的欢乐、舒适与便利，提升生活品质。他们运用次微米技术、多媒体影 音、单晶片微处理器、数位讯号处理器(DSP)…等核心技术，发展出多样化的产品线，目前主要产品包括： 液晶 IC、微控器 IC、多媒体 IC、语音、音乐 IC 及各式 ASICs，并逐年扩增中。 2、芯片简介 SPHE6300A 一款高性能的 DVD/CD 模拟 RF 信号处理集成电路，它通过双向串行 I 2C 接口与主伺服处理器 相联系。 芯片主要包括读通道模块和伺服模块：读通道模块包括 RF 信号求和器、RF 信号衰减器、自动增益控制、 RF 波形可编程均衡器和滤波器电路，其支持最高 24 倍速 CD、双倍速 DVD 读取，兼容 DVD、DVD-R、DVD-RW、 DVD+RW、CD、CD-R、CD-RW 等碟片。 伺服模块由疵点检测、自动激光功率控制、循迹误差 TE 信号检测、聚焦误差信号 FE 检测、SDBA(副光 束加法信号)等电路组成。 芯片内置 2.1V 和 1.85V 两组参考电压发生器。 3、引脚功能 表 3-2-1 引脚 符号 I/O 功能 引脚 符号 I/O 功能 7,17,32 42,49,62 68,82,87 AVSS/DVSS - 电源地 50 XGPIN3 I 数字输入接口 3，为进给到位 信号输入 12,24,40 65,57,73 90 AVDD/DVDD - 3.3V 电源 51 XGPIN2 I 数字输入接口 2，未使用 33 AVDD-5V - 5V 电源 52 XGPIN1 I 数字输入接口 1，为出仓到位 信号输入 38 AVSS-5V - 电源地 53 XGPIN0 I 数字输入接口 0，为进仓到位 信号输入 1 XOPVIP1 I 内部运算放大器 1 同相输入 54 XGPOUT2 O 数字输出接口 2，未使用 2 XOPVIN1 I 内部运算放大器 1 反相输入 55 XGPOUT1 O 数字输出接口 1，未使用 3 XOPVOP1 O 内部运算放大器 1 输出 56 XGPOUT0 O 数字输出接口 0，未使用 4 XOPVIP2 I 内部运算放大器 2 同相输入，未使用 58 XFEO O 聚焦误差信号输出 5 XOPVIN2 I 内部运算放大器 2 反相输入，未使用 59 XFEOCAP I 外接 XFEO 电容 6 XOPVOP2 O 内部运算放大器 2 输出，未使用 60 XTEO O 循迹误差信号输出 8 XDPDA I 61 XTEOCAP I 外接 XTEO 电容 9 XDPDB I 63 XSBADPH O 副光束加法峰值保持信号输出 10 XDPDC I 64 XRFRPMEAN O RF 脉动纹波中心电平信号输出 11 XDPDD I 连接主光束检测器，输入高频 交流耦合信号至 DPD 电路 66 XRFRPBH O RF 脉动纹波底谷值保持信号输出 引脚 符号 I/O 功能 引脚 符号 I/O 功能 13 XDVDD I 67 XRFRPPH O RF 脉动纹波峰值保持信号输出 14 XDVDC I 69 XDOUT O 缺陷信号输出 15 XDVDB I 70 XCS I 片选信号输入 16 XDVDA I 连接 DVD 主光束检测器，输入高 频信号 71 XDATA I/O 双向串行数据信号 18 XCDD I 72 XCLK I 串行时钟信号输入 19 XCDC I 74 XTDM2 I/O 20 XCDB I 75 XTDM1 I/O 21 XCDA I 连接 CD 主光束检测器，输入高频 信号 76 XTDM0 I/O 多路分时复用双向输入输出接 口，未使用 22 XCDF I 77 XTDM_DR I 多路分时复用数据输入，未使用 23 XCDE I 连接 CD 辅助光束检测器，输入高 频信号 78 XTDM_FSXR I 多路分时复用同步信号，未使用 25 XTDM9 I/O 79 XTDM_CLK I 多路分时复用时钟输入，未使用 26 XTDM8 I/O 80 XTDM_DX O 多路分时复用数据输出，未使用 27 XTDM7 I/O 81 XTDM10 I/O 多路分时复用双向数据，未使用 28 XTDM6 I/O 83 XRFRP O RF 脉动纹波信号输出 29 XTDM5 I/O 84 XRFTSTN O 30 XTDM4 I/O 85 XRFTSTP O 均衡器校验微分输出，未使用 31 XTDM3 I/O 多路分时复用双向输入输出接 口，未使用 86 XRFO O RF 信号输出 34 XDVDLDO O DVD 自动激光功率控制输出 88 XGMRES - 外接参考电阻 35 XCDLDO O CD 自动激光功率控制输出 89 XAGCCAP - 外接 AGC 电容 36 XDVDMDI I DVD 激光功率监测信号输入 91 XFLTIP I 37 XCDMDI I CD 激光功率监测信号输入 92 XFLTIN I RF 均衡器微分输入 39 XV21 - 2.1V 参考电压 93 XAGCON O 41 XV165 - 1.65V 参考电压 94 XAGCOP O AGC 微分输出 43 XR33K - 外接参考电阻 95 XRFIS I RF 均衡器输入 44 XSVOTST O 外接 RF 峰值保持电容 96 XRFSUM O RF 加法放大器输出，未使用 45 XSBAD O 副光束加法信号输出 97 XRFIP I 46 XSBADCAP - 外接 XSBAD 电容 98 XRFIN I 微分 RF 信号输入，未使用 47 XCEO O 进给误差信号输出 99 NC - 空脚 48 XCEOCAP - 连接 XCEO 电容 100 NC - 空脚 4、工作原理 （1）RF 信号处理 光敏接收组件将光盘反射回来的激光信号转换为电信号 A、B、C、D，经过加法器形成 PUHRF 信号，从 光头排座 CN12 Pin10 输出，经电容 C88 耦合至 RF 信号处理器 SPHE8200A Pin95，经自动增益控制(AGC)、 可编程均衡控制(EQ)后产生 RFO 信号，从 Pin86 输出至伺服解码处理器 SPHE8200A。 （2）信号控制 此电路由运算放大器、自动增益控制器 ACG、均衡控制器 EQ、疵点检测器等组成。 自动增益控制 AGC：RF 信号幅度除与内部电路、激光功率有关外，还与光盘的好坏有关。在相同的播 放条件下，不同光盘 RF 幅度不同。播放质量好的光盘时 RF 信号幅度大，播放质量差的光盘时 RF 信号幅度 小。为了能够适应不同光盘的播放，应采取 AGC 电路，使 RF 信号幅度相同。 均衡控制器 EQ：其作用是确保 RF 输出信号正负峰值的对称性。 疵点检测 DOUT：目的是对错误数据进行标记，以便于后续电路对其纠错。 （3）循迹误差信号的产生 循迹误差信号产生电路分为 DVD 和 CD 两部分：播放 DVD 光盘时由 SPHE6300A 内部单束相位差（DPD） 电路产生，主光束 A、B、C、D 电信号经 Pin8~11(XDPDA~XDPDD)进入 DPD 电路，此部分电路包含拾取器空间 频率特性补偿、单束相位 TE 信号生成、相位差信号偏移补偿和 TE 信号平衡调整等，经处理后产生 DVD 循 迹误差信号；播放 CD 光盘时采用 3 束方式产生，光盘反射回来的辅助光束 E、F 从 Pin22、Pin23(E、F) 进 入 SPHE6300A 内部减法器电路，经相减后产生 CD 循迹误差信号。 播放 DVD 和 CD 光盘时，由内部伺服控制程序分别控制 DVD 循迹误差信号和 CD 循迹误差信号从 pin60 输出。为了防止采样伺服的反馈噪声,循迹误差输出信号经电容 C65 返回 pin61。 （4）聚焦误差信号的产生 由于在初期阶段的 DVD 和 CD 的增益不同，因此聚焦误差信号的产生电路也分为 DVD 和 CD 两部分：当 播放 DVD 光盘时，光盘反射回来的主光束 A、B、C、D 信号经 Pin13~ Pin16(XDVDA~XDVDD)进入 SPHE6300A， 经（A+C）-（B+D）对角增加的差值信号计算后产生聚焦误差信号；当播放 CD 光盘时，光盘反射回来的主 光束 A、B、C、D 信号经 Pin18~ Pin21(XCDA~XCDD)进入内部 CD 聚焦信号产生电路，工作原理与 DVD 相同。 播放 DVD 和 CD 光盘时，由内部伺服控制程序分别控制 DVD 聚焦误差信号和 CD 聚焦误差信号从 pin58 输出。为了防止采样伺服的反馈噪声,聚焦误差输出信号经电容 C77 返回 pin59。 （5）进给误差信号的产生 进给误差信号产生电路分为 DVD 和 CD 两部分：当播放 DVD 光盘时，将主轴伺服驱动信号 SP+和 SP+SESR 回馈至 SPHE6300A pin1(XOPVP1)、pin2(XOPVN1)，经过内部运算放大器放大后，从 pin3 输出循迹误差信号 CEO(XOPOP1)；当播放 CD 光盘时，进给误差信号由循迹误差信号经低通滤波后产生(SPHE8200A 内部伺服电 路)。 （6）自动激光功率控制(APC) 自动激光功率控制电路由 CD 自动激光功率控制电路和 DVD 自动激光功率控制电路两部分组成。 当播放 DVD 光盘时，SPHE6300A Pin34(XDVDLDO)输出低电平信号，三极管 Q17 导通，发射极（DVDLD） 电位为高电平，点亮 DVD 激光管发光，光敏接收器件接收到的电信号进入 SPHE6300A Pin8~16、Pin95；此 时，激光功率监测二极管监测信号从 Pin36(XDVDMDI)输入 SPHE6300A ，进入内部 DVD 激光功率控制电路。 当播放 CD 光盘时，SPHE6300A Pin35(XCDLDO)输出低电平信号，三极管 Q18 导通，发射极（CDLD）电 压升为高电平，点亮 CD 激光管发光，光敏接收器件接收到的电信号进入 SPHE6300A Pin18~23、Pin95；此 时，激光功率监测二极管监测信号从 Pin37(XCDMDI)输入 SPHE6300A ，进入内部 CD 激光功率控制电路。 第二节 DVD/CD 伺服和解码电路 一、电路的组成 由集伺服/解码/中央微处理器/视频处理功能为一体的解码伺服单芯片 SPHE8200A（U13）、系统控制 FLASH 软件 EN29F040（U14）、同步动态存储器 SDRAM（U11/12）、用户数据存储器 E 2PROM（U10）、伺服驱动 集成电路 SP5954（U15）等组成。 二、电路的作用 1、对 RF 信号进行不对称补偿，限幅整形处理，从而产生 EFM 或 EFM+信号； 2、进行 EFM/EFM+解调、CRIC/RS-PC 纠错处理、CSS/CPPM 处理，产生 CD 系统流数据或 DVD 程序流数据； 3、直接在芯片内部进行解压缩处理，形成数字音视频信号； 4、直接在芯片内部对视频数据信号进行编码和数模转换，形成模拟视频信号； 5、控制解码和显示； 6、处理来自遥控器和面板按键的指令信号； 7、控制数据的传送和播放，以实现 DVD 视盘机的各种功能； 8、处理形成主轴误差信号； 9、对循迹、聚焦、进给、主轴误差信号进行相应的处理，形成伺服控制信号； 10、对伺服信号进行功率驱动放大，以控制伺服机构保证良好地读碟。 三、信号流程 RF 信号处理器 SPHE6300A 输出的 RFO 信号进入伺服解码处理器 SPHE8200A Pin5，经 EFM/EFM+解调、 CRIC/RS-PC 纠错处理、CSS/CPPM 处理，形成压缩音视频数据信号，并直接进入内部解压缩处理电路进行解 压缩处理，形成已解压缩的数字音视频信号。 同时视频信号又送芯片内部视频编码和数模转换电路，形成模拟视频信号：复合视频 CVBS1、S 端子亮 度信号 Y、S 端子色度信号 C、三基色绿 G/色差亮度 Y、三基色蓝 B/色差信号 U、三基色红 R/色差信号 V， 分别从 Pin182、Pin185、Pin186、Pin189、Pin190、Pin193 输出。 经解压缩后的数字音频信号：解压数字音频信号 1（AU_D1）、解压数字音频信号 2（AU_D2）、解压数字 音频信号 3（AU_D3）、解压音频左右时钟信号 AU_LRCK、解压音频位时钟信号 AU_BCK、解压音频系统时钟信 号 AU_XCK 分别从 Pin168、Pin169、Pin170、Pin171、Pin173、Pin174 输出至音频数模转换电路。 四、电路分析 1、解码芯片 SPHE8200A 简介 音频锁相环 SDRAM控控制器 视频数模转换 视频后处理 视频编码 EPROM/FLASH 　　接口 伺服处理 纠错处理 音频数字接口 音频输入ADC CSS/CPPM MPEG视频解码 数据高速缓存 OSD图像解码 副图像解码 存储器直接存 取引挚（ ） DMA 图形引挚 内部传递控制 通用可编程接口 I/O处理器 通用异步收发器 精简指令集计 算机（ ） RISC 数据高速缓存 音频数据处理 指令高速缓存 系统锁相环 电源控制 定时器 计数器 / EPROM/FLASH SDRAM/16or32 模拟视频输出 伺服接口 RF信号输入 遥控 显示 / /I C 2 IEC958 I/O 音频 数字音频信号输出 模拟音频信号输入 数字音频信号输入 异步收发器接口 图 3-2-1 系统接口 VSS_* VDD_* CLKIN CLKOUT RST_B AIN_R AIN_L/MIC ATO VM AUI_BCK PDRSET FDRSET DRESET CNIN AUI_LRCK AUI_DATA AU_XCK AU_BCK AU_LRCK AU_DATA[3:0] R_A[21:0] AU_IEC_TXRV R_D[7:0] R_CS_B[3:0] R_WE_B R_OE_B IO_CHRDY M_CLKO M_RAS_B M_CAS_B M_WE_B M_CS_B M_BA[1:0] M_A[10:0] M_D[31:0] M_DQM[3:0] IR_IN VFD_CLK VFD_STB VFD_DATA U0_RX U0_TX other GPIOs SLVL RFO RFRP RFRPLP TEO FEO HGIN LGIN1 LGIN2 LPFLT1 FDFLT VREFO TEXOLP TEXO TEI FEI CSI SBAD VREF VRGO TEXO TEI FEI CSI TEXO TEI FEI CSI SRV_SDEN SRV_FDCT T_PLCK T_SLRF TDM_DX TDM_DR TRAY_OUT SC1_OUT SPDC_OUT SC_OUT DMEA FGIN SRV_SCLK SRV_SDATA TDM_FSX V_COMP V_REFOUT V_REFIN TDM_CLK V_FSAD V_DACO[5:0] M_CKE ADC 模拟音 频信号接口 ADC 数字音 频信号接口 数字音频信 号输出接口 ROM/ Flash接口 SDRAM接口 遥控 显示 异步 通讯 通用输入 输出接口 / / / 视频输 出接口 分时多路 复用端口 伺服接口 二 ( ) 伺服接口 一 ( ) SPHE8200A(216pin) 如图 3-2-1，SPHE8200A 采用了低成本高性 能的单芯片设计方案，即单块解码芯片内包含了 DVD/CD 伺服控制（内置 CSS/CPPM 硬件）和 MPEG Ⅰ/Ⅱ解码功能，内置嵌入式 32 位 RISC 处理器 无须外部主控制器。 柔性的可编程音频 DSP 结构设计，支持杜比 数字、DTS、MPEGⅠ/Ⅱ层 1/2、LPCM、PCM、WMA、 DVD-Audio 音频解码；支持数字均衡、混响和声 场效果处理；可接收模拟和数字音频信号输入。 嵌入式视频编码器包含六组10-bit视频DAC 处理，可同时输出多通道模拟视频信号；支持色 调、亮度、对比度和饱和度调节功能；模拟视频 信号输出通过编程可选 480I/480P/576I/576P/640*480/800*600 格式； 内置的柔性的 2D 图形引擎用于用户接口和其它 应用；支持Macrovision 7.01和Macrovision AGC v1.03 复制保护功能；综合应用时能够简单地建 立起用户平台。 支持 DVD-Video、DVD-Audio、SVCD、VCD、 CD、HDCD、OKO、CD-ROM 格式光盘；支持最高 2 倍速 DVD 和 16 倍速 CD 播放。 先进的 CMOS 工艺、LQFP216 封装、支持 3V(I/O 电路)和 1.8V(内核电路) 2、解码芯片接口分类 如图 3-2-2，解码芯片可分为：系统接口、ADC 模拟音频信号接口、ADC 数字音频信号接口、数字音频 信号输出接口、ROM/FLASH 接口、SDRAM 接口、遥控/显示/异步通讯/通用输入输出接口、伺服接口、分时 多路复用端口、视频输出接口。 1) 系统接口：包括解码芯片内各模块电路的供电，复位信号以及时钟信号等。 引脚 符号 I/O 描述 24,42,76,95, 120,137,177 VDD_K - 芯片内核逻辑电路 1.8V 电源 30,47,79,100, 124,142 VSS_K - 芯片内核逻辑电路电源地 32,55,85,105, 112,128,147, 167 VDD_O - 芯片输出电路 3.3V 电源 36,63,90,107, 116,132,152 VSS_O - 芯片输出电路电源地 172 VSS_K6/O7 - 公共地 72 VDD_PLLV - 系统锁相环电路 1.8V 电源 73 VSS_PLLV - 系统锁相环电路电源地 74 VDD_PLLA - 音频锁相环电路 3.3V 电源 75 VSS_PLLA - 音频锁相环电路电源地 183,187,191 VDD_TVA - 视频数模转换电路 3.3V 电源 184,188,192 VSS_TVA - 视频数模转换电路电源地 161 VDD_ADA - 芯片内部音频 ADC 电路 3.3V 电源 162 VSS_ADA - 芯片内部音频 ADC 电路电源地 194 PWM_VDD - 伺服 PWM 电路 3.3V 电源 201 PWM_VSS - 伺服 PWM 电路电源地 205 DA_VDD - 伺服 DAC 电路 3.3V 电源 202 DA_VSS - 伺服 DAC 电路电源地 213 PLLVDD - 伺服锁相环电路电源 216 PLLVSS - 伺服锁相环电路电源地 4 SVDD - 伺服电路 3.3V 模拟电源 6 SVSS - 伺服电路模拟电源地 18 ADVSS - 伺服 ADC 电路电源地 11 ADVDD - 伺服 ADC 电路电源 33 RST_B I 系统复位 78 CLKIN I 时钟输入/晶振输入 77 CLKOUT O 时钟输出/晶振输出 芯片内置系统锁相环 PLLV 和音频锁相环 PLLA 两个锁相环电路，其中音频锁相环电路可提供 44.1KHz 和 48KHz 两个中心频率以及音频电路所需的全部时钟。 SPHE8200 支持多种电源控制模式以实现最小的电源功耗：绝大多数硬件模块在没有操作时可自动进入 节能模式；支持特殊模块工作，没有外部的唤醒，停止工作的模块保持状态而消耗极小的功率；支持系统 级睡眠以获得最大限度的节能。 利用嵌入式的 32 位 RISC(微指令集计算机)处理器来管理解码任务和用户接口任务，配合协处理器它能 访问所有的接口和储存器。RISC 处理器还配备 8Kbyte 高速指令缓冲器（I－Cache）和 4Kbyte 高速数据缓 冲器(D-Cache)，它能大大加速对 SDRAM 和 ROM 的访问速度。 2) SDRAM 接口 引脚 符号 I/O 描述 80,81,82,83, 84,86,87,88, 96,97,98,99, 101,102,103, 104 M_DD(15：0) I/O SDRAM 数据总线(15：0) 138,141,143, 144,145,146, 148,149,150 M_DD(24:16) /GPIO I/O 32-bit 模式时为 SDRAM 数据总线(24：16)，16-bit 模式时为通 用输入输出接口 136 M_DD25/GPIO /R_A26 I/O 32-bit 模式时为 SDRAM 数据总线位 25，16-bit 模式时为通用输 入输出接口或 ROM 地址 26 135 M_DD26/GPIO /R_A25 I/O 32-bit 模式时为 SDRAM 数据总线位 26，16-bit 模式时为通用输 入输出接口或 ROM 地址 25 134 M_DD27/GPIO /R_A24 I/O 32-bit 模式时为 SDRAM 数据总线位 27，16-bit 模式时为通用输 入输出接口或 ROM 地址 24 133 M_DD28/GPIO /R_A23 I/O 32-bit 模式时为 SDRAM 数据总线位 28，16-bit 模式时为通用输 入输出接口或 ROM 地址 23 131 M_DD29/GPIO /R_A22 I/O 32-bit 模式时为 SDRAM 数据总线位 29，16-bit 模式时为通用输 入输出接口或 ROM 地址 22 130 M_DD30/GPIO /R_A21 I/O 32-bit 模式时为 SDRAM 数据总线位 30，16-bit 模式时为通用输 入输出接口或 ROM 地址 21 129 M_DD21/GPIO /R_A20 I/O 32-bit 模式时为 SDRAM 数据总线位 31，16-bit 模式时为通用输 入输出接口或 ROM 地址 20 110,111,113, 114,115,117, 122,123,125, 126,127, M_A(10：0) O SDRAM 地址总线(10：0) 109 M_A11/GPIO I/O SDRAM 地址总线 11 或通用输入输出接口，未使用 151 M_A12/GPIO I/O SDRAM 地址总线 12 或通用输入输出接口，未使用 121 M_BA1 O SDRAM 储存区块地址选择 1，未使用 94 M_BA0 O SDRAM 储存区块地址选择 0 106 M_CLKO O SDRAM 时钟信号输出 108 M_CKE O SDRAM 时钟允许信号 93 M_CS_B O SDRAM 片选信号 92 M_RAS_B O SDRAM 行地址选通 91 M_CAS_B O SDRAM 列地址选通 89 M_WE_B O SDRAM 写允许信号 119 M_DQM0 O DD7：0 数据输入输出屏蔽 118 M_DQM1 O DD15：8 数据输入输出屏蔽 140 M_DQM2/GPIO I/O 32-bit 模式时为 DD23：16 数据输入输出屏蔽 139 M_DQM3/GPIO I/O 32-bit 模式时为 DD31：24 数据输入输出屏蔽 通过设计，SDRAM 控制器能适应不同的存取时间需求，同时支持处理器本地总线和系统储存器总线之间 的快速存取。 本机采用两片 512K×16×2(16M) SDRAM，工作在 32-bit 模式(数据接口扩展为 32 条，即 D0~D31) 3) ROM/FLASH 接口： 引脚 符号 I/O 描述 44,45,46,48, 49,50,51,52 R_D(7：0) I/O ROM/SDRAM/Flash 数据总线(7：0) 34,35,37,38, 39,40,41,43, 53,54,56,57, R_A(18：0) O ROM/SDRAM/Flash 地址总线(18：0) 引脚 符号 I/O 描述 58,59,60,61, 62,64,65 66 R_A19/GPIO I/O ROM/SDRAM/Flash 地址总线位 19，未使用 71 R_CS3_B/GPIO I/O ROM/SDRAM/Flash 片选信号#3，未使用 70 R_CS2_B/GPIO I/O ROM/SDRAM/Flash 片选信号#2，未使用 69 R_CS1_B/GPIO I/O ROM/SDRAM/Flash 片选信号#1 68 R_WE_B/GPIO I/O ROM/SDRAM/Flash 写允许信号 67 R_OE_B/GPIO I/O ROM/SDRAM/Flash 输出允许信号 SPHE8200 提供一个扩展 ROM、FLASH 或 SRAM(RFS)的柔性接口，通过片选信号（R＿CS＿B[3：0]）最大 能支持 4 个外部扩展 RFS 驱动器，且每一个储存器空间均能工作在 FLASH 模式或工业标准模式（ISA）。本 机工作在 FLASH 模式。 4) 数字音频输出接口： 引脚 符号 I/O 描述 163 AUD4/GPIO I/O 串行音频数据信号输出 4/通用输入输出接口，未使用 166 AUD0/GPIO I/O 串行音频数据信号输出 0/通用输入输出接口，未使用 170,169,168, ADD(1:3)/GPIO I/O 串行音频数据信号输出(1：3) 171 A_LRCK/GPIO I/O 音频左右时钟信号 173 A_BCK/GPIO I/O 音频位时钟信号 174 A_XCK/GPIO I/O 音频过采样时钟信号 165 A_IEC_TX/GPIO I/O ICE-958 数据发送 164 A_IEC_RX/GPIO I/O ICE-958 数据接收，未使用 SPHE8200 内置的一个 24-bit 音频数字处理器(DSP)使嵌入式系统得到优化，它能在一个周期内对存储 器数据执行多存取操作。 音频接口是音频 DSP 和所有与音频处理相关电路的负载，它能缓冲音频 DSP 的重放数据，并重新格式 化后输出数字音频信号，以适应后级音频 DAC 所需的格式。同时它支持输入和输出 ICE-958 格式音频数据。 5) ADC 模拟和数字音频（复用）输入接口： 引脚 符号 I/O 描述 157 AIN_L/AI_BCK I 模拟左声道信号输入(至 ADC) 159 AIN_R/AI_DATA I 模拟右声道信号输入(至 ADC)，未使用 158 ATO/AI_LRCK O ADC 运算放大器输出 160 VM I 模数转换参考电压输入，未使用时，连接 0.1μF 电容到地。 内置的音频输入接口是一个两通道的 64fs 过采样 ADC，它能达到 12-bit 的音频质量，可用于麦克风等 信号的输入。 6) 视频输出接口： 引脚 符号 I/O 描述 178 V_COMP I 补偿，连接 0.1pF 陶瓷电容到电源地(旁路)。 179 V_BIAS I 偏置 180 V_FSADJ I 全扫描调整控制 181 V_REFOUT O 参考电压输出，典型的参考电压值为 1.2V。 193,190,189, 186，185,182 V_DAC(5：0) O 六路模拟视频信号输出 系统内置一个功能强大的硬布线 MPEG 视频解码数据通道，它能实时进行 MPEGⅠ/Ⅱ视频位流的解码。 压缩的视频位流可以来自伺服硬件、增强型集成电路设备(ATAPI)接口、分时多路复用(TDM)接口、通用异 步收发(UART)接口。 为了扩展小型客户机和置顶盒的应用，芯片内置了 2D 图形引挚，它能够执行快速的位块传送和 2D 画 图功能；包含一个高级的多格式 DVD/SVCD 副图像解码器，能对未处理的副图像位流数据进行实时解码和显 示，采用的垂直内插法可以支持 PAL/NTSC 制式转换和一些特殊效果；在屏显示(OSD)功能支持一个重叠位 图图形在电视屏幕上显示，应用它能显示特殊的信息，而不需要在视频源上进行操作。 视频后处理集成了视频图像解码、副图像解码和 OSD 解码模块所有的图像，它支持逐行处理、亮度和 对比度调节等功能。 视频输出接口包括六组 10-bit 视频数据转换器，可同时输出多组模拟视频，带宽范围为 27MHz~60MHz （480P/576P/SVGA）。 7) 通用可编程输入输出接口（IR/TDM/UART/GPIO）： 引脚 符号 I/O 描述 153 IR_IN/TDM_DR I/O 红外线信号输入 154 VFD_CLK/TDM_DX I/O VFD 显示时钟信号 155 VFD_STB/TDM_FSX I/O VFD 显示选通信号 156 VFD_DATA/TDM_CLK I/O VFD 双向数据信号 175 UA0_RX/GPIO I/O 行同步信号输出 176 UA_TX/GPIO I/O 场同步信号输出 31 GPIO I/O 通用输入输出接口，未使用 为了提高芯片的实用性，芯片制造厂商在设计芯片时，对一些引脚未强制定义具体功能，可由芯片使 用者根据编程自行决定其功能。几乎 SPHE8200 的每一个引脚可被定义为通用输入/输出控制接口，当一个 引脚被编程为这个模式时，RSIC 能完全控制信号的输出方向和电平。 SPHE8200 内置一个用于处理输入/输出(I/O)数据的 8-bit 微控制器，遥控、显示和其它低速设备均能 被连接使用这个微控制器。 两个异步收发器(UART)通道可用于设计调试和数据通信，它支持标准的串行接口的波特率和格式，也 支持自动波特率检测。 8) 伺服接口 引脚 符号 I/O 描述 1 DRESET - NC 2 CNIN I 循迹计数输入 3 SLVL O RF 信号限幅输出 5 RFO I RF 信号输入 7 RFRP I RF 脉动纹波信号输入 8 RFRPLP I RF 脉动纹波中心电平信号输入 9 TEXOLP I 循迹过零信号低通输入 10 TEXO I 循迹过零信号输入 12 TEI I 循迹误差信号输入 13 FEI I 聚焦误差信号输入 14 CEI I 进给误差信号输入 15 SBAD I 副光束加法信号输入 16 VREF - 参考电压 17 VRGD - 参考电压地 19 SRV_SCLK O 串行时钟信号输出(连接 SPHE6300) 20 SRV_SDATA I/O 双向串行数据信号(连接 SPHE6300) 21 SRV_SDEN O 片选信号输出(连接 SPHE6300) 22 SRV_DFCT I 缺陷检测信号输入(连接 SPHE6300) 23 T_PLCK - 未使用 25 T_SLRF - 未使用 26 TDM_DX/GPIO I/O EEPROM 串行时钟信号 引脚 符号 I/O 描述 27 TDM_CLK/GPIO I/O EEPROM 双向串行数据信号 28 TDM_FSXR/GPIO I/O TDM 端口，未使用 29 TDM_DR/GPIO I/O TDM 端口，未使用 195 TRAY_OUT O 托盘出仓指令输出 196 SC1_OUT O 托盘进仓指令输出 197 SPDC_OUT O 主轴伺服控制信号输出 198 SC_OUT O 进给伺服控制信号输出 199 DMEA O 伺服驱动电路待机控制 200 FGIN I 主轴电机 FG 信号输入，未使用 203 TEO O 循迹伺服控制信号输出 204 FEO O 聚焦伺服控制信号输出 212 VREFO O 参考电压输出 214 PDRSET - NC 215 FDRSET - NC DSP 处理部分包括 EFM+(DVD)和 EFM(CD)解调电路、RS-PC(DVD)纠错和 RICR(CD)纠错电路；伺服处理部 分包括聚焦、循迹、进给、主轴伺服处理。 解码伺服处理单芯片 SPHE8200A 与 RF 前置处理 SPHE6300A 之间通过串行接口进行数据。芯片还内置了 CSS(视频内容保护)和预记录媒质(CPPM)拷贝保护的硬件电路。 五、伺服驱动电路 1、聚焦、循迹、进给、主轴驱动电路 伺服驱动芯片 SP5954(无锡硅科动力科技有限公司)是一个四通的 BTL 马达驱动电路，适用于 CD-ROM/DVD 系统的伺服驱动，可直接接收 SPHE8200A 内部数字伺服器的 PWM 信号，经内部滤波放大后驱动 相应的伺服机构，其中两个通道通过电流反馈减少由于负载感性引起的电流相位偏移。芯片的工作电压范 围宽至 4.5-13.2V、内置热保护和关闭功能(pin28/STBY)电路。 来自 SPHE8200A 内部伺服电路 pin204 的聚焦伺服信号 FCO 从 pin1 输入 SP5954，经功率放大后从 pin13、 pin14 输出控制信号至聚焦线圈，聚焦线圈通电后产生的磁场与铁磁材料产生力的作用，从而使物镜上下动 作，调节物镜的上下位置，使激光焦点跟随光盘的跳动。 来自SPHE8200A内部伺服电路pin203的循迹伺服信号TCO从pin26输入SP5954，经功率放大后从pin15、 pin16 输出控制信号至循迹线圈，循迹线圈通电后产生的磁场与铁磁材料产生力的作用，从而使物镜上下动 作，调节物镜的左右位置，使激光焦点跟踪光盘的信迹。 来自 SPHE8200A 内部伺服电路 pin198 的进给伺服信号 SCO 从 pin5 输入 SP5954，经功率放大后从 pin11、 pin12 输出控制信号至进给电机，从而带动整个激光头组件由内向外或由外向内移动。当激光头组件移至内 圈零位时，激光头将碰触进给限位开关，此限位信号将由 pin53(HOME)输入至 SPHE6300A 内部电路，内部电 路通过串行总线与 SPHE8200A 通讯，从而控制进给电机停转。 来自 SPHE8200A 内部伺服电路 pin197 的进给伺服信号 SCO 从 pi23 输入 SP5954，经功率放大后从 pin17、 pin18 输出控制信号至主轴电机，从而带动光盘以恒线速度旋转。 2、进出仓驱动 按 OPEN/CLOSE 键进仓时，SPHE8200A 内置的系统微处理器通过 pin195 输出高电平 TR+信号，而 pin196 输出低电平 TR-信号，这两个信号分别送到 Q28、Q29 的基极，使 Q28 导通、Q29 截止，进而使 Q26 导通， Q27 截止，从而形成电流回路驱动电机正转实现进仓操作：M+5V 控制信号、Q26 三极管 ec 极、进出仓电机 正极、进出仓电机负极、Q28 三极管 ce 极、电源地。 当出仓时，pin195 输出低电平信号，而 pin196 输出电电平信号，使 Q29、Q27 导通、Q28、Q26 截止， 形成电流回路驱动电机反转：M+5V 控制信号、Q27 三极管 ec 极、进出仓电机负极、进出仓电机正极、Q29 三极管 ce 极、电源地。 当进仓到位时，托盘将碰触进仓限位开关，出仓到位时，托盘将碰触出仓限位开关，这两个信号由 pin52(TRYIN)、pin50(TRYOUT)分别进入 SPHE6300 内部电路，内部电路通过串行总线与 SPHE8200A 通讯， 从而控制进给电机停转。 第三节 音视频信号处理和输出电路 该部分电路由音频 D/A 转换器 DA1196(U20)、音频放大器 4558(U2/U3/U4)、静音控制电路和视频低通滤 波网络等组成。 一、音频信号处理电路 经 SPHE8200A 解压缩处理后的解压数字音频信号 1（AU_D1）、解压数字音频信号 2（AU_D2）、解压数字 音频信号 3（AU_D3）、解压音频左右时钟信号 AU_LRCK、解压音频位时钟信号 AU_BCK，分别从 Pin168、Pin169、 Pin170、Pin171、Pin173、Pin174 输出至音频数模转换器 DA1196(电路图中为 WM8725) Pin5、Pin6、Pin7、 Pin4、Pin3、Pin2。 数字音频信号 1、2、3 在 DA1196 内经数字滤波、数模转换和低通滤波后产生六路模拟音频信号：主声 道左 LMAIN、主声道右 RMAIN、环绕左 LREAR、环绕右 RREAR、中置 CENTER、重低音 LFE 信号，它们分别从 Pin25、Pin27、Pin21、Pin23、Pin17、Pin19 输出。 二、模拟音频信号输出电路 从 DA1196 输出的主声道左 LMAIN 和主声道右 RMAIN、环绕左 LREAR 环绕右 RREAR、中置 CENTER 和重低 音信号分别进入运算放大器 4558(U2、U3、U4)的 Pin6 和 Pin2，经功率放大后，又分别从 Pin7、Pin1 输出 至音频插座(J5)。 三、数字音频输出电路 IEC-958 数字音频信号 SPDIF_OUT 从 SPHE8200A pin165 输出至反相器 74HC04(U1) pin1，经多级反相 整形放大后，从 pin8、pin10、pin12 并联输出。其中一路信号至光纤端子(J3)，另一路经电容 C4 低滤波 和电阻 R1、R12 分压后输出至同轴端子(J2)。 四、静音控制 为了控制音频信号在特定的情况下没有输出，本机设置了两路静音电路： 当用户静音时，解码芯片内部微处理器控制 Pin121 GPIO15 输出低电平。根据三极管的导通条件，可 知此时三极管 Q10 导通且集电极电压上升至 3.3V，Q10 集电极又连接至 Q4~Q9 三极管的基极，因此 Q4~Q9 也随之导通，它们的集电极电位被下低至 0V(急略 Vceo 电压),所有的音频输出信号被对地短路。 关机静音，关机前电容 EC18、EC39 两端电压分别为 4.3V 和 5V，关机后的瞬间，电容 EC39 通过 D20、 D19 对 EC18 进行再充电，当 EC39 两端电压下降到一定程度时，三极管 Q11 导通且集电极电位上升，其集电 极也连接至三极管 Q4~Q9 基极，Q4~Q9 随之导通，因此输出的音频信号对地短路,实现了关机静音。 R175 接-12V 电压目的是为了防止音频信号的负半周被削波。 五、视频信号输出电路 经解压缩后的视频数据信号直接在 SPHE8200A 内部进行视频编码和 D/A 转换等视频后处理，产生模拟 复合视频 CVBS1、S 端子亮度信号 Y、S 端子色度信号 C、三基色绿 G/色差亮度 Y、三基色蓝 B/色差信号 U、 三基色红 R/色差信号 V，分别从 Pin182、Pin185、Pin186、Pin189、Pin190、Pin193 输出。 SPHE8200A 输出的每一路视频信号均连接一 75Ω的输入电阻，然后送三极管进行信号放大，最后经低 通滤波后输出到各视频插座(J2/J4/J7)。 第四节 其它外围电路 一、E 2PROM 储存器电路 当用户更改了“设置菜单中”的数据时，解码芯片将通过串行接口 Pin26(I 2C_CLK)、Pin27(I 2C-DATA) 与存储器 U10/24C02 Pin6(SP_CLK)、Pin5(SP_DATA)进行数据通讯，把更改数据写入存储器中；当关机后再 次开机时，解码芯片又将储存器中的各项参数调入，以正确控制机器。 二、解码板供电电路 电源板共提供三组电源到解码板电路：+12V、-12V、+5V，其中+5V 电源经过处理后又产生三组电源， 具体如下表： 电源 电路 备注 +12V -12V 音频放大电路 U2/U3/U4 音频放大集成电路供电 A+5V：伺服模拟电压 Servo analog M+5V：主轴伺服驱动 Servo motor 部分伺服电路的供电 +5V DVCC+5V：系统电路 V+5V：视频缓冲 系统和视频缓冲电路供电 RF3.3V：SPHE6300A 供电 RF 前置放大电路供电 PWM3.3：伺服脉冲宽度调制电路(PWM) PLL3.3V：伺服锁相环电路(PLL) A3.3V：DSP 处理 AD/DA/Slicer 电路 解码芯片内伺服部分供电 DVCC3：SPHE8200A I/O 接口电路 APLLVCC3：音频锁相环电路(PLL) AD_VCC3：ADC 电路 VVCC3：视频 DAC 电路 VCC3：系统数字电路 解码芯片除伺服部分以外的电路供电 +3.3V SD_VCC3：SDRAM 电路 ROM_VCC3：Flash 电路 SDRAM 和 Flash 芯片供电 +5V +1.8V VCC1.8：SPHE8200A 内核电路 VPLLVCC1.8：视频锁相环电路(PLL) 电路均在解码芯片内部 为了提高电源稳定性，每路电源均加贴片电容和电解电容到地，同时为了避免电源间的相互干扰，在 各组电源之间一般串联阻值很小的贴片电阻或电感。 +1.8V 和+3.3V 电压产生电路如图 3-4-1，均采用 LD1117 三端稳压集成电路：根据 LD1117 稳压器工作 时输出端和调整端将产生 1.25V 的参考电压，工作时 IADJ 非常小可急略不计，可得。 U8 输出电压 VOUT=VREF×(1+R97/R98)+IADJ×R97=1.25×(1+200/390)=1.89V U9 输出电压 VOUT=VREF×(1+R101/R102)+IADJ×R101=1.25×(1+750/470)=3.25V LD1117 IN OUT ADJ U8/U9 VIN BC44/46 VOUT R98/102 R97/101 IADJ VREF 三、复位电路 整机上电瞬间，因电容 EC22 两端电压不能突变，复位三极管 Q19 基极为高电位，Q19 导通，其集电极 电位为低电位，解码芯片 SPHE8200 pin33(RESET B)为亦低电位，随着时间的推移，EC22 通过 R129 充电， 其两端电压上升，三极管 Q19 基极电位下降(变为-0.7V)，直至三极管 Q19 截止。Q19 截止后，3.3V 电源通 过电阻 R126 对电容 C80 充电，从而完成复位过程。 四、时钟电路 由 27MHz 基波晶振 XT1、电容 C33/C32、电阻 R58 和 SPHE8200A 内部电路构成 27MHz 振荡电路。此频率 信号经分频或倍频后又产生了整机所需的所有时钟信号。其中 C33 为相位调节电容，C32 为增益调节电容， R58 为偏置电路。 若采用 27MHz 谐波晶振时，电感 L12 和电容 C29 需接连接不，否则不起振。 5 5 4 4 3 3 2 2 1 1 D D C C B B A A SYSTEM +5V power Servo MOTOR +5V power Servo analog +5V power Servo PLL +3.3V power 8200 kernell +1.8V Video PLL power +1.8V Servo PWM +3.3V power 50ma 130 ma~214 ma DSP AD/DA/Slicer +3.3V 32mA 6300 POWER +3.3V 90ma~110ma 230mA~250mA 2.178 mA 1.2mA 12mA 260mA Audio PLL POWER +3.3V Video DAC POWER +3.3V 8200 I/O POWER +3.3V 25ma~32mA 3 mA 143 mA(Dac0 full,DAC1~DAC5 half) SYSTEM Digital POWER +3.3V 34ma~58ma(64Mx1) Flash POWER +3.3V 0.3mA SDRAM POWER +3.3V Servo MOTOR +10V power 60 mA(5.1ch) Video buffer +5V For standby AD POWER +3.3V SOC16-CS-0-A 1.0 Power C 1 11 Sunday, September 07, 2003 SUNPLUS TECHNOLOGY Title Size Document Number Rev Date: Sheet of AC+ AC- V_Power_off 2 GND P+5V GND DVCC MGND M+5V RFGND A+5V GND GND GND VCC1.8 VPLLVCC1.8 GND PWM3.3 GND RFGND GND RFGND GND MGND PLL3.3V RFGND A3.3V RFGND RFGND RF3.3V +3.3V GND GND GND V+5V VGND VGND GND GND APLLVCC3 VVCC3 VGND DVCC3 GND VCC3 ROM_VCC3 SD_VCC3 AVCC12 P+5V AGND +5AVAA AGND MGND M+10V AGND AGND P+5V VGND AD_GND GND VGND AD_VCC3 AD_GND GND P+5V 25V -12V D+12V P+5V GND D+12V GND -12V BC2 0.1U R7 NC(2.2K) BC70 0.01U R59 2.2 BC32 0.1U R155 2.2 + EC1 100U16V EC28 470U16V R107 10 BC68 0.1U TP3 EC20 100U16V 1 2 L22 FB(300ma 7 ohm) R101 750 C1 0.1U BC28 0.1U BC22 0.1U R68 33 EC15 100U16V 1 2 Q1 NC(2SB1132) BC33 0.1U BC56 0.1U CON5 JST-CON9-2.54 9 8 7 6 5 4 3 2 1 Q2 NC(9014) R6 NC(10K) + EC21 100U16V + EC32 10U16V TP6 BC27 0.1U BC41 0.1U BC48 0.1U BC44 0.1U R97 200 L17 FB(300ma 7 ohm) R98 390 TP4 L23 FB(300ma 7 ohm) R73 2.2 D1 1N4001 TP1 R53 33 L13 NC R156 2.2 R127 0 BC82 0.1U + EC26 220U16V EC34 47U16V U8 LD1117(TO-252 800 mA) 1 3 2 ADJ IN OUT TP2 + EC27 220U16V BC16 0.1U TP5 BC46 0.1U D6 1N4001 BC36 0.1U BC10 0.1U R167 2.2 R61 2.2 R74 2.2 BC18 0.01U BC84 0.1U EC33 47U16V BC23 0.1U + EC38 220U16V BC43 330P + EC35 220U16V U9 LD1117(TO-252 800 mA) 1 3 2 ADJ IN OUT C106 0.1U BC50 0.1U R102 470 L14 FB(300ma 7 ohm) BC25 0.1U BC38 33P BC45 0.1u BC42 0.1U R71 10 5 5 4 4 3 3 2 2 1 1 D D C C B B A A