Verilog是一种电路设计语言，它可以用来描述逻辑电路，并可以用来表示数值。Verilog数值表示方法有许多种，最常用的有十进制、二进制、八进制、十六进制和字符串等。
十进制表示法
十进制表示法是最常用的一种表示法，它使用十个数字0~9来表示数值，每一位数字都代表一个十进制位，其值为该位上的数字乘以该位的权重，例如：十进制数123表示为：1×10² + 2×10¹ + 3×10⁰ = 123。在Verilog中，十进制数值可以使用数字表示，也可以使用十进制修饰符“d”表示，如123d表示十进制数123。
二进制表示法
二进制表示法是把数字分解成0和1两个数字，每一位数字代表一个二进制位，其值为该位上的数字乘以该位的权重，例如：二进制数1011表示为：1×2³ + 0×2² + 1×2¹ + 1×2⁰ = 11。在Verilog中，二进制数值可以使用数字表示，也可以使用二进制修饰符“b”表示，如1011b表示二进制数1011。
八进制表示法
八进制表示法是把数字分解成0、1、2、3、4、5、6、7八个数字，每一位数字代表一个八进制位，其值为该位上的数字乘以该位的权重，例如：八进制数723表示为：2×8² + 3×8¹ + 7×8⁰ = 467。在Verilog中，八进制数值可以使用数字表示，也可以使用八进制修饰符“o”表示，如723o表示八进制数723。
十六进制表示法
十六进制表示法是把数字分解成0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F十六个数字，每一位数字代表一个十六进制位，其值为该位上的数字乘以该位的权重，例如：十六进制数ABCD表示为：C×16³ + D×16² + A×16¹ + B×16⁰ = 43981。在Verilog中，十六进制数值可以使用数字表示，也可以使用十六进制修饰符“h”表示，如ABCDh表示十六进制数ABCD。
字符串表示法
字符串表示法是把数字分解成字符，每一位字符代表一个字符串位，其值为该位上的字符的ASCII码值，例如：字符串“Hello”表示为：H的ASCII码值为72，e的ASCII码值为101，l的ASCII码值为108，l的ASCII码值为108，o的ASCII码值为111，字符串“Hello”的ASCII码值为72101108108111。在Verilog中，字符串数值可以使用字符串表示，也可以使用字符串修饰符“s”表示，如“Hello”s表示字符串“Hello”。