TCL CRT背投会聚电路原理简析 数字会聚原理简介 ※ 概述 由于CRT投影电视的3只显象管在几何位置上是分开的，而且 3种颜色的波长不同，因此，一幅图像上的各个像素是以不同角 度、不同光程到达投影屏幕的，为了保证大屏幕投影之后，屏幕 上各点的聚焦重合度，在投影电视中要求偏转线圈产生的磁场能 达到校正图像失真的目的；另外由于偏转线圈使用的材料不能做 到绝对均匀，互相垂直的行场偏转线圈间还会存在串扰等。这些 因素都造成了画面的失真，而且不同颜色及屏幕上不同位置的失 真又都各不相同。因此，在CRT投影电视中要求有专门的失真调 整系统，称之为会聚系统。由会聚系统产生的会聚校正电压信号 变换为电流信号加到投影管的会聚线圈（Convergence Yoke） 上，使得画面的失真得到校正。 数字会聚原理简介 在模拟会聚电路中，会聚校正电路是由上百只 电阻构成的电阻矩阵，通过调整近60只可变电阻获 得16种畸变波混合的校正会聚信号的。这种机械调 整方式不仅费时费力，会聚效果不尽人意，而且那 么多只半可变电阻器只要一只接触不良，就会使会 聚失调，诱发各种非线性失真 数字会聚是指使用专门的会聚算法，采有数字 信号处理的方式，通过将屏幕上有限个特征点调整 到指定位置达到对全屏进行会聚校正的目的，这种 调整方式具有调整点少，调整速度快，调整精度高 等突出优点。数字会聚较正调整不需要给调整人员 建立任何失真概念，有利于实现全自动会聚调整。 数字会聚原理简介 图1为一个棋盘格图形校正前后的示意图。如前所 述，数字会聚是通过对屏幕上有限个特征点调整达到对 全屏进行会聚校正的目的，这些特点被称为校正点。校 正点就设置在棋盘格的交叉点上，棋盘格由OSD发生器 生成。为了保证有一个点位于屏幕的中心，一般情况 下，水平方向和垂直方向都选取奇数个校正点。实际调 整时，只需要将有限个校正点调整到投影屏上指定的物 理位置即可。 由于数字会聚是通过对有限个特征点的调整完成对 整个屏幕的会聚调整，因此，数据内插是必然的。数字 会聚的数据内插又包括在一条扫描线之内的数据内插、 在一帧（场）之内的扫描线之间的数据内插以及D/A数 据的转换位数内插等。具体的内插算法一般由CUP（会 聚处理器）内部的DSP（数字信号处理器）来实现。 数字会聚原理简介 图1：会聚校正效果示意图 校正前 校正后 特征点 数字会聚原理简介 ※硬件实现原理 图2是实现数字会聚的一般原理框图。会聚系统要对三种颜色 的失真分别进行校正，每种颜色又具有水平、垂直两个偏转方向， 因此，其需要发生6路校正信号，它们分别是红色垂直（RV）、红 色水平（RH）、绿色垂直（GV）、绿色水平（GH）、蓝色垂直 （BV）、蓝色水平（BH）校正信号。会聚系统产生的校正波形是 与输入的视频信号完全同步的，投影屏幕上所对应的电视画面的各 个像素位置均要求有自己独立的校正信号幅度，而且，对应于不同 的电视制式，要求有与该制式对应的校正波形。因此，由视频信号 分离出的行、场同步信号（HS，VS）要引入会聚系统中做为锁 相、时序分配及OSD发生器的基本信号，其中行同步信号还做为锁 相环的参考信号。遥控器通过CPU可以将调整光标移动到屏幕上的 任一校正点上，校正数据经D/A转换后，再经过低通滤波器后输 出，最后经电流驱动加到CY线圈上。 数字会聚原理简介 行场同步分离 锁相与倍频 时序分配 存储器 OSD生成 数据采集 遥控器 LPF CRT CY驱动 CUP (会聚处理器) D/A 视频输入 视频放大 H/V扫描处理 RGB 图2：数字会聚实现原理框图 TCL数字会聚原理 ※TCL会聚电路结构组成 CD0031AM D/A LPF CY AMP AMP TUNER IF VIDEO C R T H/V Deflection LPF DY AMP 图3：TCL背投数字会聚原理方框图 H/V BLK OSD RGB IIC CONV RGB H/V IIC D FOCUS EEPROM CPU CM0021AF 2 2 2 3 6 2 数字会聚电路结构 ※ 主要芯片: � 单芯片数字会聚处理器：CM0021AF（N1） � 会聚控制CPU：AT89C52（N2） � 6通道16位DA转换器：CD0031AM（N4） � 双运算放大器：uPD4570（N5~N11、N13） � 3.3V四端稳压器：PQ3RD23（N12） � 会聚校正功率放大器：STK392-570（IC3108、 IC3109） � 64K位EEPROM存储器：M24C64（N3） 单片数字会聚处理器 ※单片数字会聚处理器芯片 N1是整个会聚电路的核心。它采用先锋公司专为投 影产品开发的第二代全数字处理会聚校正控制集成电路 CM0021AF。其内部方框图如图4所示。 该芯片采用100脚塑料QFP封装结构，内置粗调及细 调会聚校正所使用的各种波形发生器、动态聚焦及锯齿 波发生D/A转换器、数字信号处理器、I2C总线接口、水 平/垂直控制电路、PWM波形及时钟控制电路等。该芯片 具有调整精度高（16位）、调整速度快、可自动调整、 支持多种扫描格式（行频范围：15.5KHz~48KHz）等。 各管脚功能如表1所示。 单片数字会聚处理器 → ↔ → COEF ROM (会聚校 正系数 ROM） SEQ. ROM (时序控制ROM） D S P （ 数 字 信 号 处 理 器 ） →WCLK1-2 →BCLK →RVOUT1-2 →GVOUT1-2 →BVOUT1-2 →RHOUT1-2 →GHOUT1-2 →BHOUT1-2 →AOUT1 ←VRP1/VRN1/SG1 ←DAVDD1 ←DAVSS1 →AOUT2 ←VRP2/VRN2/SG2 ←DAVDD2 ←DAVSS2 →RGB/OUT →YM/YSOUT ←RGB/IN ←YM/YSIN ←VDDI1-4/VDDE1-2 ←VSS1-7 ←XTEST1-7/TEST1-4 TEST PATTERN （测试图发生器） SERIAL DAC I/F for CONVERGENCE CORRECTION （会聚校正串行数 据输出接口） DAC1 (D-FOCUS) （动态聚焦） DAC2 TEST&POWER (测试及供电） 图4：CM0021AF内部原理方框图 PLL & VCO → → → ODD/EVEN & PHASE & CLOCK ↔ I2C MASTER I/F （EEPROM 接口） I2C SLAVE I/F （CPU接口） DATA RAM2 （数据 RAM2） SCLM← SDAM↔ XWO← XACKM← XBUSY← XSTOP→ XIICRES→ SCLS→ SDAS↔ EO-2→ HBLKIN→ VCOIN→ PDOUT← VCOSEL→ EXKIN/SEL→ DIVOUT← VVDD→ VVSS→ VBLKIN→ ODEVIN/SEL→ ODEVOUT← PWM1-2 ← HBLKOUT← CKOUT← VBLKOUT1-4← DATA RAM1 （数据 RAM1） ↔ ↑ 单片数字会聚处理器 表1：CM0021引脚功能（1） 脚号 名称 注释 脚号 名称 注释 1 XTEST1 测试 51 BOUT 测试图蓝输出 2 XTEST2 测试 52 YMOUT 测试图亮输出 3 VDD11 内部逻辑供电 53 VDD13 内部逻辑供电 4 VSS1 接地 54 VSS5 接地 5 XWC EEPROM写保护控制 55 YSOUT 测试图亮输出 6 SDAM EEPROM数据 56 RIN 外部测试图红输入 7 SCLM EEPROM时钟 57 GIN 外部测试图绿输入 8 XSTOP CPU停止， 58 BIN 外部测试图蓝输入 9 XACKM CPU应答 59 YMIN 外部测试图亮输入 10 XBUSY CPU忙 60 YSIN 外部测试图亮输入 11 XIICRES CPU对IIC复位 61 BCLK 外DAC位时钟 12 XMUTE CPU静止模式 62 WCLK1 外DAC字时钟1 13 XRAMCLR CPU对RAM清零 63 WCLK2 外DAC字时钟2 14 XESET CPU复位 64 RVOUT1 RV输出1 15 VSS2 接地 65 VSS6 接地 16 VDD12 内部逻辑供电 66 VDD14 内部逻辑供电 17 XOFDET 会聚调整数据溢出 67 GVOUT1 GV输出1 18 SDAS CPU数据 68 BVOUT1 BV输出1 19 SCLS CPU时钟 69 RHOUT1 RH输出1 20 VBLKOUT1 场消隐脉冲输出1 70 GHOUT1 GH输出1 21 VBLKOUT2 场消隐脉冲输出2 71 BHOUT1 BH输出1 22 VBLKOUT3 场消隐脉冲输出3 72 RVOUT2 RV输出2 23 VBLKOUT4 场消隐脉冲输出4 73 GVOUT2 GV输出2 24 HBLKOUT 行消隐脉冲输出 74 BVOUT2 BV输出2 25 PWM1 脉宽调制输出1 75 RHOUT2 RH输出2 单片数字会聚处理器 脚号 名称 注释 脚号 名称 注释 26 PWM2 脉宽调制输出2 76 GHOUT2 GH输出2 27 CKOUT 系统时钟输出 77 BHOUT2 BH输出2 28 VDDE1 I/O口供电 78 VDDE2 I/O口供电 29 VSS3 接地 79 VSS7 接地 30 VBLKIN 场消隐脉冲输入 80 TEST1 测试 31 ODEVSEL 奇/偶场选择 81 DAVDD1 DAC1供电 32 ODEVOUT 奇/偶场输出 82 VRN1 IC地与DAC地 33 ODEVIN 奇/偶场输入 83 VRP1 IC地与DAC地 34 XTEST3 测试 84 AOUT1 DAC1输出 35 E0 器件地址0 85 SG1 IC地与DAC地 36 VVSS VCO地 86 DAVSS1 DAC1接地 37 HBLKIN 行消隐脉冲输入 87 NC1 空脚1 38 E1 器件地址1 88 DAVDD2 DAC2供电 39 ROUT 测试图红输出 89 VRN2 IC地与DAC地 40 VSS4 接地 90 VRP2 IC地与DAC地 41 EXCKIN 外VCO输入 91 AOUT2 DAC2输出 42 EXCKSEL VCO频率范围选择 92 SG2 IC地与DAC地 43 VCOSEL 外部VCO选择 93 DAVSS2 DAC2地 44 GOUT 测试图绿输出 94 NC2 空脚2 45 VVDD VCO供电 95 XTEST5 测试 46 XTEST4 测试 96 XTEST6 测试 47 VCOIN VCO控制电压输入 97 TEST2 测试 48 PDOUT VCO相位比较输出 98 TEST3 测试 49 E2 器件地址2 99 XTEST7 测试 50 DIVOUT PLL分频输出 100 TEST4 测试 表1：CM0021引脚功能（2） 单片数字会聚处理器 ※CM0021AF外部引脚接口功能 ◆EEPROM接口 ◆微处理器接口 ◆控制信号 ◆同步信号 ◆PLL锁相环路 ◆会聚校正输出 ◆动态聚焦校正输出 ◆测试图发生器 ◆PWM和时钟输出 ◆供电脚 ◆测试脚 CM0021AF外部引脚接口功能 ※EEPROM接口 通过使用SCLM（7脚）、SDAM（6脚）、XWC（5脚）端 口 ， 可 以 在 外 部 连 接 一 个I2C接 口 的 串 行 EEPROM存储器。 SCLM、SDAM、及XWC脚分别连接外部EEPROM的SCL时钟、 SDA数据及WP写保护脚。XACKM（9脚）、XBUSY（10脚）端 口指示EEPROM接口的通信状态。设置端口XSTOP（8脚）为低 电平可使EEPROM接口通信停止，设置XI2RES端口（11脚）为低 电平，可使EEPROM接口发送“RESET”命令给外部EEPROM。 ※微处理器接口 通过使用SCLS（19脚）、SDAS（18脚）端口，可以在外部连接 一个微处理器。端口E0（35脚）、E1（38脚）和E2（49脚）用来 设置N1与外部微处理器通过I2C从机接口通信时的器件地址。 CM0021AF外部引脚接口功能 ※控制信号 XRESET（14脚）为内部复位端口，当为低电平时，可使内部 模式控制寄存器恢复位初始的默认值。XRAMCLR（13脚）为内部 会聚校正数据RAM清除端口，当为低电平时，内部RAM数据将清 为“0”。XMUTE（12脚）为中点输出控制脚，当为低电平时，会聚 校正及动态聚焦波形输出的电压约为“0”伏。XOFDET（17脚）为 内部会聚数据溢出指示输出，低电平表示溢出发生。 ※同步信号 端口HBLKIN（37脚）和VBLKIN（30脚）为水平消隐和垂直 消隐脉冲输入端，内部的PLL电路使用这两个基本脉冲信号产生内 部操作需要的系统时钟信号。ODEVSEL（31脚）、ODEVIN（33 脚）和ODEVOUT（32脚）为奇偶场检测控制脚。 CM0021AF外部引脚接口功能 ※PLL锁相环路 内部由压控振荡器（VCO）、可编程分频器和相位比较器组 成。PDOUT（48脚）为相位比较误差输出端，外接环路低通滤波 器把相位误差脉冲信号平滑后变为直流电压，从振荡频率控制输 入 端 VCOIN （ 47 脚 ） 输 入 ， 控 制 压 控 振 荡 器 的 振 荡 频 率 。 VCOSEL（42脚）端口选择压控振荡器的频率范围。EXCKSEL （42脚）为内部或外部压控振荡器工作方式选择控制端，当该脚 为高电平时选择外部压控振荡器工作模式。此时，外部VCO产生 的时钟信号从EXCKIN（41脚）端口输入，DIVOUT（50脚）为 内部可编程分频器输出端口，用以控制外部的相位比较器。 CM0021AF外部引脚接口功能 ※会聚校正输出 端口WCLK1（62脚）、WCLK2（63脚）、BCLK（61 脚）、RVOUT1（64脚）、GVOUT1（67脚）、BVOUT1（68 脚）、RHOUT1（69脚）、GHOUT1（70脚）、BHOUT1（71 脚）、RVOUT2（72脚）、GVOUT2（73脚）、BVOUT2（74 脚）、RHOUT2（75脚）、GHOUT2（76脚）、BHOUT2（77 脚）为6通道串行会聚校正数据输出端口，该端口外接专用的6通 道16位DA转换器CD0031A M。 ※动态聚焦校正输出 端口AOUT1（84脚）和AOUT2（91脚）为内部10位DA转换 器输出，可作为动态聚焦校正和其他校正使用。在本设计中， AOUT1为动态聚焦校正输出，AOUT2为锯齿波输出。VRP1（83 脚）、VRN1（82脚）、VRP2（90脚）和VRN2（89脚）为内部 参考电压输出端，通过电容连接到地。 CM0021AF外部引脚接口功能 ※测试图发生器 ROUT （ 39 脚 ） 、 GOUT （ 44 脚 ） 、 BOUT （ 51 脚 ） 、 YMOUT（52脚）和YSOUT（55脚）为内部会聚调整测试图信号 输出端口，RIN（56脚）、GIN（57脚）、BIN（58脚）、YMIN （59脚）和YSIN（60脚）为外部会聚调整测试图信号输入端口， 通过此端口可以在外部连接一个会聚调整测试图发生器。 ※PWM和时钟输出 PWM1（25脚）、PWM2（26脚）和HBLOUT（24脚）为以 行消隐脉冲信号为参考的行PWM输出，VBLOUT1~4（20脚~23 脚）为以场消隐脉冲信号为参考的场PWM输出，CKOUT（27 脚）为系统时钟分频输出。 CM0021AF外部引脚接口功能 ※供电脚 VVDD（45脚）和VVSS（36脚）为内部VCO供电脚，正常 工作电压为3.3V。 DAVDD1（81脚）和DAVSS1（86脚）为内部DAC1供电 脚，正常工作电压为3.3V。 DAVDD2（88脚）和DAVSS2（93脚）为内部DAC2供电 脚，正常工作电压为3.3V。 VDDE1（28脚）和VDDE2（78脚）为I/O供电脚，正常工作 电压为5V。 VDDI1 （ 3 脚 ） 、 VDDI2 （ 16 脚 ） 、 VDDI3（53脚 ） 和 VDDI4（66脚）为内部逻辑功能供电脚，正常工作电压为3.3V。 VSS1（4脚）、VSS2（15脚）、VSS3（29脚）、VSS4（40 脚）、VSS5（54脚）、VSS6（65脚）和VSS7（79脚）为内部逻 辑及I/O功能供电接地脚。 CM0021AF外部引脚接口功能 ※测试脚 TEST1（80脚）、TEST2（97脚）、TEST3（98脚）及 TEST4（100脚）为测试脚，正常工作时接地。XTEST1（1 脚）、XTEST2（2脚）、XTEST3（34脚）、XTEST4（46 脚）、XTEST5（95脚）、XTEST6（96脚） 及XTEST7（99脚） 为测试脚，正常工作时不接或接高电平。 会聚控制CPU ※会聚控制CPU N2为40脚双列直插封装的8位通用微处理器，型号 为AT89C52，采用工业标准的C51内核，在内部功能及 管脚排布上与通用的8xc52相同，其主要用于会聚调整 时的功能控制。功能包括对N1内部寄存器、数据RAM 及外部接口等功能部件的初始化，会聚调整控制，会 聚测试图控制，红外遥控信号IR的接收解码以及与主 板CPU通信等。 会聚控制CPU ※会聚控制CPU引脚功能 N2主要管脚有：XTAL1（19脚）和XTAL2（18脚）为振荡 器输入输出端口，外接12MHz晶振。RST/Vpd（9脚）为复位输 入端口，外接电阻电容组成的复位电路。VCC（40脚）和VSS （20脚）为供电端口，分别接+5V电源的正负端。P0~P3为可编程 通用I/O脚，其功能用途由软件定义，在本设计中，P0端口 （32~39脚）被定义为N1功能控制端口，分别与N1的相应功能管 脚相连接。13脚定义为IR输入端。10脚和11脚定义为I2C总线控 制端口，分别连接N1的SDAS（18脚）和SCLS（19脚）端口。12 脚、27脚及28脚定义为握手信号功能端口，连接主板CPU的相应 功能端，用于当前制式的检测及会聚调整状态进入的控制功能。 26脚为工厂调试数据储存控制端。 会聚输出DA转换器 ※会聚输出数字信号/模拟信号转换器 N4为48脚SSOP封装的6通道16位DA转换器，型号 CD0031AM。其作用是把N1送过来的串行会聚校正数 据 数 字 信 号 转 变 成 会 聚 校 正 所 需 的 模 拟 信 号 。 DIN1~6、WCLK及BCLK分别为6通道串行数据输入端 及时钟控制端，OUT1~OUT6分别为6通道DA转换输出 端。 双运算放大器 ※双运算放大器 N5~N11和N13为8脚DIP封装的双通道通用运算放 大器，型号为uPD4570C（或其他功能相当的双通道通 用 运 算 放 大 器 ， 如 NJM4560D 、 RC4558 、 OP275 、 MC4558、TL082、TL072等），管脚功能如图4所示。 其主要用于构成缓冲放大器及低通滤波器，对N1内部 DAC1输出的动态聚焦模拟阶梯信号及N4输出的6通道 会聚校正模拟阶梯信号进行缓冲及滤波，输出平滑的会 聚校正模拟信号。 双运算放大器 _ 2 1 3 4 5 6 7 8 1脚：OUT1（输出1） 5脚：+IN2（同相输入2） 2脚：-IN1（反相输入1） 6脚：-IN2（反相输入2） 3脚：+IN1（同相输入1） 7脚：OUT2（输出2） 4脚：V-（负电源） 8脚：V+（正电源） 图5：uPD4570C管脚功能 + _ + 3.3V四端稳压器 ※3.3V四端稳压器 N12为4脚TO-220封装的3.3V四端稳压器，型号为 PQ3RD23（或其他功能相当的型号，如KA278R33 等）。其管脚功能及典型应用如图6所示。该IC主要是 为N1提供3.3V供电电压。 1 2 1脚：VIN（电压输入） 2脚：VOUT（电压输出） 3脚：GND（接地） 4脚：ON/OFF（输出控制） 3 4 + + PQ3RD23 +5V +3.3V 图6：PQ3RD23管脚功能及典型应用 会聚校正功放厚膜IC ※会聚校正功放厚膜IC C3108和3109为3通道会聚校正功放厚膜集成电路，型 号为STK392-150（或STK392-570）。采用B类功率放大， 正/负平衡双电源供电，低输入阻抗，专用于背投电视会聚 系统末级功率放大器。由于内部设有3个独立的功放，故驱 动三只投影管会聚线圈的6路水平/垂直信号会聚校正信 号，需用两块STK392-150（或STK392-570）芯片。其内部 方框图如图7所示。 会聚校正功放厚膜IC 1脚：地 2脚：静止控制输入 3脚：静止控制输出 4脚：前级负供电电压 5脚：前级正供电电压 6脚：Ch1同相输入 7脚：Ch1反相输入 8脚：Ch1负供电电压 9脚：Ch1输出 10脚：正供电电压 11脚：Ch2输出 12脚：Ch2负供电电压 13脚：Ch2反相输入 14脚：Ch2同相输入 15脚：Ch3同相输入 16脚：Ch3反相输入 17脚：Ch3负供电电压 18脚：Ch2输出 图6：STK392-570功能方框图 _ + _ + OUTPUT MUTE 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 Ch1 _ Ch2 Ch3 + SUB 会聚板原理 ※数字会聚板原理 在正常工作情况下，当上电后，N1和N2进行内部复位操作， 然后N2根据背投电视当前的工作状态对N1进行初始化设置，主要包 括N1内部控制寄存器的设定、外接DA接口特性设定、外接 EEPROM存储器特性设定等，设置完成后，进入正常工作状态，由 N1从N3指定地址段读入会聚校正数据到内部RAM中，N1内部DSP 对这些数据处理后，从DA转换器接口输出6通道串行格式的会聚校 正数据，由外接的DA转换器N4进行数字/模拟转换，输出6通道阶梯 状模拟信号，该信号经N7~N12组成的低通滤波器进行滤波后输出平 滑的会聚校正模拟信号，然后进入IC3108和IC3109进行功率放大， 放大后的会聚校正信号驱动6通道会聚校正线圈，对行/场偏转进行 校正，使屏幕上重现出会聚良好的图像。N1内部DA转换器输出的 动态聚焦校正信号及锯齿波信号，经N5和N6缓冲滤波平滑后，加到 扫描板上去控制动态聚焦校正及控制其他的功能，以达到最好的显 示效果。 会聚板原理 ※会聚板与主板接口 整个会聚板主要通过P1A和P2A两个插座与外部连 接。P1A的2脚（YS）、3脚（R）、4脚（G）和5脚 （B）为会聚调整字符输出端，分别连接到N1的55脚 （YSOUT）、39脚（ROUT）、44脚（GOUT）和51脚 （BOUT），当处于会聚调整状态时，YS将为高电平， N1内部测试字符发生器产生的会聚测试图信号将出现在 这些管脚上。在HiD背投上，这些信号的流通流程为： 会聚板N1→会聚板P1A→扫描板P3154→扫描板P3151→ 主板P5002→主板IC1241→主板IC1301。 会聚板原理 P1A的6脚（AN2）、7脚（AN1）及P2A的12脚为握手信号控制 端，分别连接到N2的12脚（INT0/P3.2）、27脚（P2.6/A14）和28脚 （P2.7/A15）。这三个脚有两种用法，当用在4302背投时，P2A的12 脚为会聚调整状态进入控制端，正常工作时为高电平，当需要进行会 聚调整时，主板上的主CPU将该端口拉为低电平，当N2检测到该端口 为低电平时便控制N1进入会聚调整状态。P1A的6脚（AN2）为PAL 制/NTSC制识别端口，P1A的7脚（AN1）为TV/VGA模式识别端口。 当用在HiD背投时，P2A的12脚为空脚，没有用。P1A的7脚（AN1） 为会聚调整状态指示端，正常工作时为高电平，进入会聚调整状态时 为低电平。P1A的6脚（AN2）为模式识别及控制输入端，输入一串行 格式数字信号到N2内部，经N2解码后识别主CPU控制命令及背投影 电视当前的制式和模式。 P1A的8脚（IR）为红外遥控信号输入端口。从主板上来的红外 遥控信号经R17（10K）后加到V1（A1015）的B极，加过缓冲放大后 从V1的E极输出，从N2的13脚（INT1/P3.3）进入到N2的内部，由N2 解码后执行相应的控制功能。 会聚板原理 P1A的10脚（HP）为行消隐脉冲输入端口。从扫描板 过 来 的 行 消 隐 脉 冲 经 过 R10（1K） 后 ， 从N1的37脚 （HBLKIN）送入到N1内部，由PLL锁相环路控制电路产 生行同步信号及系统工作所需的时钟信号。 P1A的12脚（DF）为动态聚焦校正波形输出端口。由 N1内部产生的动态聚焦校正信号从N1的84脚（AOUT1） 输出，经过N5组成的缓冲滤波器后，从P1A的12脚输出到 扫描板上去控制动态聚焦校正处理电路。 会聚板原理 P2A的1脚（VP）为场消隐脉冲输入端口。从扫描板过来的场 消隐脉冲经过R9（1K）后，从N1的30脚（VBLKIN）送入到N1内 部，由内部控制电路产生和场同步信号有关的各种脉冲信号。 P2A 的 4 脚 （ RH ） 、 5 脚 （ RV ） 、 6 脚 （ GH ） 、 7 脚 （GV）、8脚（BH）和9脚（BV）为6通道会聚校正信号输出端 口，分别连接到N6~N11组成的低通滤波输出。这6路会聚校正信号 送入扫描板上的IC3108及IC3109进行功率放大，然后驱动相应的会 聚校正线圈工作。 P1A的11脚和P2A的10脚为接地端口。P2A的2脚（+5V）和3 脚（-5V）为供电端口，由外部提供正负5伏供电电压。 会聚功放原理 ※会聚校正信号功率放大原理 受分布参数的制约，行/场会聚线圈与行/场偏转线圈 一样，同属低阻抗电感性负载，需要大电流、低阻抗输 出级驱动，因此选用高稳定性、高效率的厚膜电路 STK392-570（HiD背投使用，4302背投使用STK392- 150）作为功率放大级。STK392-570内部集成了3个独立 的功放电路，分别由前置推动和功率输出级组合，前置 放大有较高的输入阻抗，而功率输出级的阻抗低，因此 可以实现会聚校正控制与负载之间的最佳阻抗匹配，获 得最大功率增益。 会聚功放原理 会聚功率放大器的电路原理请参照扫描板电路原理 图。来自会聚板的RH和RV信号分别从P3155的4脚和5脚 送入到IC3108 的14脚和6脚内两个比较放大器的正相输 入端，与比较器反相输入端从会聚校正线圈反馈回来的 基准电平进行比较放大后进入功放级，通过功率放大从 IC3108的11脚和9脚输出。 来自会聚板的GH和GV信号分别从P3155的6脚和7脚 送入到IC3109 的16脚和IC3108的15脚内两个比较放大器 的正相输入端，与比较器反相输入端从会聚校正线圈反 馈回来的基准电平进行比较放大后进入功放级，通过功 率放大从IC3109的9脚和IC3108的18脚输出。 会聚功放原理 来自会聚板的BH和BV信号分别从P3155的6脚和7脚 送入到IC3109 的15脚和14脚内两个比较放大器的正相输 入端，与比较器反相输入端从会聚校正线圈反馈回来的 基准电平进行比较放大后进入功放级，通过功率放大从 IC3109的18脚和11脚输出。 3路功率放大的RH、GH、BH分别加到3只投影管管 颈挂接的行会聚线圈，激发附加水平磁场与行偏转主磁 场叠加；3路功率放大的RV、GV、BV分别加到3只投影 管管颈挂接的场会聚线圈，激发附加垂直磁场与场偏转 主磁场叠加，协同完成各种几何及会聚的调整。 演示完毕 谢谢！